Java之volatile如何保證可見性和指令重排序

1 我們先了解CPU緩存

CPU緩存為了解決CPU運(yùn)算速度與內(nèi)存讀寫速度不匹配的問題，因?yàn)镃PU運(yùn)算速度要比內(nèi)存讀寫速度快得多

    一次主內(nèi)存的訪問通常在幾十到幾百個(gè)時(shí)鐘周期
    一次L1高速緩存的讀寫只需要1~2個(gè)時(shí)鐘周期
    一次L2高速緩存的讀寫也只需要數(shù)十個(gè)時(shí)鐘周期

CPU大多數(shù)情況下讀寫都不會(huì)直接訪問內(nèi)存，取而代之的是CPU緩存，CPU緩存是位于CPU與內(nèi)存之間的臨時(shí)存儲(chǔ)器(簡單理解為寄存器)，它容量比內(nèi)存小得多但是交換速度卻比內(nèi)存快得多。而緩存中的數(shù)據(jù)是內(nèi)存中的一小部分?jǐn)?shù)據(jù)，但這一小部分是短時(shí)間內(nèi)CPU即將訪問的，當(dāng)CPU調(diào)用大量數(shù)據(jù)時(shí)，就可先從緩存中讀取，從而加快讀取速度

CPU緩存可分為：一級緩存（是與CPU結(jié)合最為緊密的CPU緩存）、二級緩存、三級緩存，每一級緩存中所存儲(chǔ)的數(shù)據(jù)全部都是下一級緩存中的一部分

當(dāng)CPU要讀取數(shù)據(jù)時(shí)，首先從一級緩存中查找，如果沒有再從二級緩存中查找，如果還是沒有再從三級緩存中或內(nèi)存中查找。一般來說每級緩存的命中率大概都有80%左右，只剩下20%的總數(shù)據(jù)量才需要從二級緩存、三級緩存或內(nèi)存中讀取。

CPU執(zhí)行計(jì)算的過程如下：

    程序以及數(shù)據(jù)被加載到主內(nèi)存
    指令和數(shù)據(jù)被加載到CPU緩存
    CPU執(zhí)行指令，把結(jié)果寫到高速緩存
    高速緩存中的數(shù)據(jù)寫回主內(nèi)存


 
2 總線鎖

每個(gè)CPU都有一級緩存，但是，我們卻無法保證每個(gè)CPU的一級緩存數(shù)據(jù)都是一樣的，如何保證各個(gè)CPU緩存中的數(shù)據(jù)是一致的。就是CPU的緩存一致性問題

1）總線鎖

一種處理一致性問題的辦法是使用Bus Locking（總線鎖）。當(dāng)一個(gè)CPU對其緩存中的數(shù)據(jù)進(jìn)行操作的時(shí)候，往總線中發(fā)送一個(gè)Lock信號。 這個(gè)時(shí)候，所有CPU收到這個(gè)信號之后就不操作自己緩存中的對應(yīng)數(shù)據(jù)了，也就是把數(shù)據(jù)直接寫入主內(nèi)存，當(dāng)操作結(jié)束，釋放鎖以后，所有的CPU就去內(nèi)存中獲取最新數(shù)據(jù)更新。


 
3 volatile如何保證可見性

我們把有volatile修飾的變量編譯成部分匯編，這里有個(gè)lock指令

0x01a3de24: lock addl $0X0,(%esp);

如果是寫操作，cpu會(huì)發(fā)出一個(gè)lock指令，CUP會(huì)把數(shù)據(jù)直接寫到到主內(nèi)存

如果是讀操作，cpu會(huì)發(fā)出一個(gè)unlock指令, 所有的CPU就去內(nèi)存中獲取最新數(shù)據(jù)更新


 
4 volatile如何保證指令重排序

現(xiàn)代的操作系統(tǒng)都是多處理器.而每一個(gè)處理器都有自己的緩存,并且這些緩存并不是實(shí)時(shí)都與內(nèi)存發(fā)生信息交換.這樣就可能出現(xiàn)一個(gè)cpu上的緩存數(shù)據(jù)與另一個(gè)cpu上的緩存數(shù)據(jù)不一致的問題.而這樣在多線程開發(fā)中,就有可能導(dǎo)致出現(xiàn)一些異常行為.
而操作系統(tǒng)底層為了這些問題,提供了一些內(nèi)存屏障用以解決這樣的問題.目前有4種屏障.

    LoadLoad屏障：對于這樣的語句Load1; LoadLoad; Load2，在Load2及后續(xù)讀取操作要讀取的數(shù)據(jù)被訪問前，保證Load1要讀取的數(shù)據(jù)被讀取完畢。
    StoreStore屏障：對于這樣的語句Store1; StoreStore; Store2，在Store2及后續(xù)寫入操作執(zhí)行前，保證Store1的寫入操作對其它處理器可見。
    LoadStore屏障：對于這樣的語句Load1; LoadStore; Store2，在Store2及后續(xù)寫入操作被刷出前，保證Load1要讀取的數(shù)據(jù)被讀取完畢。
    StoreLoad屏障：對于這樣的語句Store1; StoreLoad; Load2，在Load2及后續(xù)所有讀取操作執(zhí)行前，保證Store1的寫入對所有處理器可見。

在每個(gè)volatile寫操作前插入StoreStore屏障，在寫操作后插入StoreLoad屏障；
在每個(gè)volatile讀操作前插入LoadLoad屏障，在讀操作后插入LoadStore屏障；

由于內(nèi)存屏障的作用，避免了volatile變量和其它指令重排序



作者：chen.yu
深信服三年半工作經(jīng)驗(yàn)，目前就職游戲廠商，希望能和大家交流和學(xué)習(xí),
微信公眾號：編程入門到禿頭 或掃描下面二維碼
零基礎(chǔ)入門進(jìn)階人工智能(鏈接)